Moldex3D芯片封装模块，能协助设计师分析不同的芯片封装成型制程。

在转注成型分析 (Transfer Molding) 与成型底部填胶分析 (Molded Underfill) 中，Moldex3D芯片封装成型模块能分析空洞、缝合线、热固性塑料的硬化率、流动型式及转化率；透过后处理结果，能检测翘曲、金线偏移及导线架偏移的现象。

在压缩成型分析 (Compression Molding)／嵌入式晶圆级封装分析 (Embedded Wafer Level Package)／非流动性底部填胶分析 (No Flow Underfill)／非导电性黏着分析 (Non Conductive Paste)中，Moldex3D芯片封装成型模块能分析空洞、缝合线及流动型式。

在毛细底部填胶分析 (Capillary Underfill) 中，能模拟毛细流动 (底胶材料受到的表面张力与底胶间接触角的影响)、凸块及填胶过程的基板。Moldex3D模拟真实的填胶过程步骤，预测可能产生的空洞位置。

注意：Moldex3D芯片封装成型模块支持solid与eDesign (仅转注成型) 网格模型。

Moldex3D支持的芯片封装成型制程：

转注成型 (Transfer Molding)

转注成型制程将芯片封装，避免芯片受到任何外在因素的损伤。常用的材料为陶瓷与塑料(环氧成型塑料EMC)，由于塑料成本较低，因此塑料转注成型是常用的封装制程技术。

在转注成型制程中，许多问题应加以考虑，包含：微芯片与其他电子组件 (打线接合) 之间的交互连接、热固性材料硬化及各种制程条件控制。此外，由于各种组件 (环氧塑料、芯片、导线架等) 有不同的材料，且在模穴中的金线密度极高，因此常见的缺陷如空洞、金线偏移、导线架偏移、翘曲及缝合线等都是非常重要的问题。

转注成型制程：首先，环氧塑料被加热且注入模穴中。当模穴被充填完全时，硬化过程开始。

压缩成型 (Compression Molding)

（压缩成型／嵌入式晶圆级封装／非流动性底部填胶／非导电性黏着）

Moldex3D压缩成型模块能仿真底部填胶制程与晶圆级封装制程。针对底部填胶封装，能检视堆栈芯片与基板之间的充填行为，并分析压缩力作用之下的金线偏移现象。针对晶圆级封装，能预测在压缩成型过程中熔胶厚度的变化、基板偏移行为及最大剪切应力分布。

透过压缩成型制程的模拟分析，将能全面控制关键成型问题，如晶粒封装效率、锡球变化及金线打线优化，以提升电子与尺寸设计更精密的产品质量。

晶圆级封装

非导电性黏着

底部填胶 (Underfill)

底部填胶技术 (Underfill) 是覆晶封装成型 (Flip-Chip) 的制程之一。底部填胶区域够薄以进行毛细应用，且沿着芯片的一侧或两侧的周围进行环氧塑料放置。表面张力与热，是主要对底部填胶产生毛细作用的两项物理因素。而不同与毛细底部填胶 (CUF)，成型底部填胶(MUF)的制程不仅有表面张力的作用，更施加了压力来让充填顺利完成。

在热与表面张力的驱动之下，底胶材料在硬化前藉由毛细作用缓缓注入晶粒下的空间里。此驱动力将会大幅受到塑料凸块与基板之间表面张力的影响，并导致充填时间不同。填胶时间过长可能造成塑料在填胶结束前即部分硬化，致使后续的制程延迟。

芯片封装成型制程目前在塑料的尺寸缩减、厚度减少及半导体芯片的尺寸增加等议题仍有许多挑战，因此使用CAE工具来协助优化成型设计已成为必然趋势。

Source: Hui Wang, Huamin Zhou, Yun Zhang, Dequn Li, Kai XuI., Computers & Fluids, 2011, 44:187-201.

成型底部填胶

Moldex3D芯片封装成型模块支持不同的芯片封装成型分析：转注成型分析、毛细底部填胶分析、成型底部填胶分析、压缩成型分析、嵌入式晶圆级封装分析，以及非流动性底部填胶分析／非导电性黏着分析。在Moldex3D开始使用时，点击新增来创建新的芯片封装项目或开启来使用既有的。请注意要将制程类型设为芯片封装来启用相关功能。

以下将列出芯片封装成型的一般步骤，将分为三个阶段：准备模型、分析设定及后处理。如图所示，其个别流程也详列在图中，此外，红色字体的步骤应不同模块将会不同，详细内容将分别在各章节中介绍。

生产模拟