业务咨询，可拨打13500040761，或电邮至george_qiu@basicae.com，或扫描文末微信二维码与我们联系！

CalibrenmDRC是以业界领先的Calibre核心架构为基础，专门为纳米设计阶段而开发的第五代Calibre物理验证解决方案。它依托先进的核心技术，可以为设计工程师提供复杂图形的分析能力，更快的运行速度及更短的验证周期，从而满足纳米设计中尺寸缩小以及复杂工艺制造引发的各种要求。

主要特点:

●  支持强制性和基于模型的物理验证，为纳米设计提供全面签核检查

● 全新的Hyperscaling处理技术可以显著地缩短运行时间和提高生产效益，支持先进的数据处理技术可以最大化地使用现有的多核以及网络计算设备，并且和各种负载平衡管理软件完全兼容，例如LDF和GRID。

● 支持基于模型的物理验证，可以在同一验证环境中进行复杂的错误分析，从而找出严重制约设计良率的关键位置。

● 支持步进验证检查，可以是设计者在几秒钟内即可进行查错和纠错，动态的查错能力可以缩短重复验证周期。

● 设计数据直接读写能力，可以将DFM数据直接反标到 GDSII，OASIS，LEF/DEF，MilkyWay和OpenAccess中。

● 支持Tcl Verification Format规则检查文件，以简化先进工艺规则文件的维护和开发。

Calibre Pattern Matching

Calibre 图案对照检查工具

Calibre Pattern Matching可替代那些冗长的、多操作的文本DRC检查，提供自动的图案抓取、定义和对照检查，从而缩减设计规则文件尺寸，提高检查覆盖效率。并且，使用Calibre Pattern Matching不仅可以满足当今复杂设计规范的要求，而且可以保证从设计到生产以及测试中所用检查规则的一致性和连续性。

主要功能和特点:

● 可直接从图形界面或者用命令自动抓取规则图案

● 可进行参数规范的规则图案定义

● 可当作SVRF规则的一部分直接用于各个Calibre工具

● 通过CalibrenmDRC可与主要设计环境直接集成

Calibre Automatic Waivers

Calibre Automatic Waivers可在DRC检查中自动辨识和移除可忽略的设计规则违反。它不仅可以缩短验证时间，提高验证效率，而且可以保证在每次DRC检查中都能准确处理所有的可忽略检查信息，从而提高检查结果的有效覆盖率，领先于对手供应市场。

主要功能和特点:

● 可在任意阶层化设计中自动辨识出IP模块中的可忽略设计规则违反

● 在DRC过程中自动移除可忽略的设计规则违反，而无需修改标准规则文件

● 准确且稳定的移除忽略运算

● 标准且可审查的忽略标记

● 采用现有的工业标准格式及工具

Calibre LVS

Layout Versus Schematic

Calibre LVS是一款市场领先的版图和原理图对比检查工具，支持全芯片的完整物理参数考量的实际器件量测，提供精确的电路验证。它可和Calibre nmDRC，Calibre xRC和其他第三方寄生提取工具整合使用，为物理验证和寄生提取提供准确的器件萃取。

主要特点:

● 更快的运行速度。对于纳米工艺，特别是45纳米及以下，CalibrenmLVS改进了高级应力参数(stress paratmeters)的提取算法，扩展了电学规则检查的容量，提高了对比检查的速度，同时改进了查错环境的易用性

● 针对130nm-45nm工艺的完整LVS解决方案。Calibre nmLVS提供业界最好的器件识别及最完整的参数提取功能，支持所有最新的高级应力参数提取

● 对典型BSIM3/4和PSP参数器件，支持自动辨识和参数自动提取

● 支持用户自定义器件及参数提取

● 支持阶层式处理技术，能够解决SoC设计当中内嵌式内存膨胀导致全芯片验证上的挑战

● 支持先进的电气规则检查(ERC)功能，更可提供给使用者快速的发现及侦错如电源短路之类版图设计者所常发生之棘手问题

Calibre RVE

Results Viewing Environment

Calibre RVE提供给版图及电路设计者一个完整无缝的DRC/LVS图像式侦错环境。可与市面上任何一种主流的版图编辑器(Layout Editor)或是原理图设计工具进行交互查询(Cross Probing)及高亮显示(HighLight)的功能。其独特Spice网表浏览器，可使版图设计工程师直接对于原理图Spice网表进行侦错及高亮显示的工作。

● 支持对验证结果进行按模块、检查、参数等分类过滤

● 支持层次化高亮验证结果，可以在错误的模块中直接高

● 支持标识或注释可忽略的验证结果

● 支持以原理图方式显示原始网表及版图网表，便于LVS查错和纠错

● 为验证错误提供英文描述及修正提示，以简化和提高纠错过程

● 支持层次化短路纠错功能Calibre Extraction Tool suite

Calibre xRC

层次化寄生参数提取工具

现今的深亚微米设计当中，寄生参数的提取掌握了项目的成败关键。随着设计中晶体数目大幅增加，而组件的体积不断缩小，寄生参数效应不仅仅影响着整体工作时序，也对整体的电源损耗，可靠性和噪声产生极大的影响。

Calibre xRC主要功能:

● 阶层式全芯片寄生参数提取

● 与Calibre DRC/LVS结合成为单一验证及参数提取解决方案

● 晶体管级及门级之参数提取

● 可对重要的讯号执行select net寄生参数提取流程

● 支持混合信号SoC寄生参数提取，产生混合信号网表

Calibre xL

寄生电感提取工具

随着工作频率不断提高，互连线之间的不断增加的电感效应将对芯片的性能造成很大影响。因此对于高频RF电路，混合信号和定制的深亚微米数字电路，寄生电感的提取对后仿真的精确度和尽快的tape-out就尤为重要

● Calibre xL为设计人员提供了全芯片，高速，精确的寄生电感提取

● 提供与field solver和silicon-tested高度相关的精度

● 直接集成到Calibre Interactive，LVS，xRC和RVE的环境里，并且可以与版图工具结合，作cross-probing和 debugging

● 在不影响精度的条件下，可以有效地对RLC进行约减

Calibre xACT

Calibre xACT采用自上而下的层次化结构，从先进工艺节点和复杂的设计架构中，提取精确的物理模型和电气效应结果。使用基于线网的多CPU并行进程，Calibre xACT可以为不同类型的设计包括数字电路、定制化的模拟和射频电路，快速而准确地产生包含寄生电容、电阻和电感的网表以提供给后仿真使用。依靠快速的3Dfield solver引擎，CalibrexACT提供了10e-18F级别的结果给动态的模拟电路仿真，同时兼顾到数百万门级别数字设计的性能需求。Calibre xACT使用代工厂标准发布的SVRF语言规则文件，并与CalibrenmLVS的数据格式和流程所兼容。

主要特点:

● 更高的提取精度

● 对数字、全定制、模拟和存储设计提供10e-18F级别的精度

● 与CalibrenmLVS整合的先进的器件模型(包括鳍式场效晶体管)

● 确定的、可复现的结果

● 更好的性能

● 针对百万门级的设计，提供相比前一代方案10倍的性能表现

● 多线程、分布式架构

● 并发多场景提取

● 支持数字、模拟和全定制设计

● 支持所有主流代工厂制程

● 针对特定应用的自动优化

● 支持工艺偏移模型

● 易于使用

● 使用标准的SVRF规则文件，产生标准格式的寄生参数网表

● 与Calibre nmLVS，Calibre nmDRC等设计流程兼容契合

● 图形界面使得设定和调试更加方便

● 低风险的选择

● 基于值得信赖的Calibre平台

● 业界最优的客户支持

Calibre DESIGNrev

大型GDSII文件快速编辑器

使用者可使用Calibre DESIGNrev快速地开启大型的 GDSII文件，并以此平台进行各种版图验证操作，包括与 Calibre RVE配合，迅速的针对目标进行侦错与修改。

主要功能:

● 数分钟内可迅速开multi-Giga bytes GDSII文件

● 可对两个GDSII文件直接进行对比，将结果直接输出或者送到RVE

● 可将多个GDSII文件直接进行对准、叠放，以检查之间差异

● 可直接对于GDSII文件进行修改及编辑，并可直接对多个GDSII文件进行merge操作

● 与Calibre RVE连结可将CalibreDRC/LVS错误显示于版图上

● 不需要提供Techfile

Calibre RealTime

Calibre RealTime在客户定制和模拟/数模混合的版图设计流程中，提供了签核品质的Calibre设计规则检查(DRC)。通过直接反馈规则检查的结果，将违反的条目直接呈现在版图设计界面上，设计者可以大幅优化其设计周期，无需多次的重复离线的设计规则验证和版图修改。无论设计中包含多少层次，或者每层包含多少规则检查，甚至这些检查非常复杂，我们都可以在各种先进工艺下快速达到干净的DRC结果，并且保证与签核的离线DRC结果一致。

当整合到客户定制版图设计的系统中，Calibre RealTime直接调用Calibre的引擎来执行代工厂提供的签核所用的Calibre规则文件。Calibre引擎执行非常迅速，可以实时地反馈结果，在用户创建新的图形、改变图形时立即将违反规则的部分呈现在工具界面上。

主要特点:

● 使用代工厂发布的标准的Calibre规则文件

● 内建的错误调试工具栏轻松易用

● 版图编辑同时，自动执行Calibre DRC

● OpenAccess run-time模型使其可嵌入到主流的绝大多数版图工具中

● In-Memory检查模式带来更好的性能。

● 用户可定制的检查设定

Calibre Multi-Patterning

先进工艺下的多重曝光技术在版图，物理验证和侦错调试等方面对设计者提出了新的要求。这些要求取决于设计流程和代工厂多重曝光技术的不同又有所区别。

Calibre Multi-Patterning提供了对多重曝光工艺的支持，包括掩膜版自动拆分和奇数环路检查的辅助。它支持当前所有主流的设计流程和各家代工厂的多重曝光技术，依靠Calibre可靠的整合和调试性能，确保达成签核品质的多重曝光设计。由于Calibre Multi-Patterning检查被整合到CalibrenmDRC的规则文件中，这使得您可以轻松掌握其验证流程，最大化您的产品开发效率。

主要特点:

● 支持所有主流代工厂的多重曝光工艺

● 支持各种不同多重曝光工艺的设计流程

● 可整合到所有主流的布局布线、版图编辑工具

● 在编写、执行、调试方面与现有Calibre平台无缝兼容

● 支持版图编辑工具下的CalibreRealTime

● 支持奇数环路检查

● 通过锚点和分组实现多重曝光的颜色控制

● 支持自动、手动或者混合模式的光罩拆分

● 在光罩拆分时自动平衡层密度

● 侦错时提供警告环路图形

更多业务咨询，可扫描下方二维码添加微信，或拨打电话13500040761，或电邮george_qiu@basicae.com与我们联系！